乾啸

come on

级别: 新手上路

作者资料
发送短消息
加为好友

UID: 34703
精华: 0
发帖: 41
金钱: 210 两
威望: 42 点
贡献值: 0 点
综合积分: 82 分
注册时间: 2010-12-20
最后登录: 2012-03-13

楼主发表于: 2011-01-14 15:10

只看楼主 | 小中大

FCLK HCLK PCLK 的设置问题！

在学习ARM裸机驱动的时候，发现一个问题，一直搞不懂。
就是在设置FCLK HCLK PCKL的时候，
已经是用了ChangeClockDivider(14,12)这个函数。
为什么还要使用cal_cpu_bus_clk();这个函数？

ChangeClockDivider(key, 12);    //the result of rCLKDIVN [0:1:0:1] 3-0 bit
上面的这个函数已经设置好了FCLK HCLK PCLK的比例了，为什么还要使用下面的函数？
下面的函数是干什么用的？我就不知道了！

static void cal_cpu_bus_clk(void)
{
    static U32 cpu_freq;
    static U32 UPLL;

    U32 val;
    U8 m, p, s;

    val = rMPLLCON;
    m = (val>>12)&0xff;
    p = (val>>4)&0x3f;
    s = val&3;

    //(m+8)*FIN*2 不要超出32位数!
    FCLK = ((m+8)*(FIN/100)*2)/((p+2)*(1<<s))*100;     //FCLK=400M  FIN=12000000

    val = rCLKDIVN;
    m = (val>>1)&3;
    p = val&1;
    val = rCAMDIVN;
    s = val>>8;

    switch (m) {
    case 0:
        HCLK = FCLK;
        break;
    case 1:
        HCLK = FCLK>>1;
        break;
    case 2:
        if(s&2)
            HCLK = FCLK>>3;
        else
            HCLK = FCLK>>2;
        break;
    case 3:
        if(s&1)
            HCLK = FCLK/6;
        else
            HCLK = FCLK/3;
        break;
    }

    if(p)
        PCLK = HCLK>>1;
    else
        PCLK = HCLK;

    if(s&0x10)
        cpu_freq = HCLK;
    else
        cpu_freq = FCLK;

    val = rUPLLCON;
    m = (val>>12)&0xff;
    p = (val>>4)&0x3f;
    s = val&3;
    UPLL = ((m+8)*FIN)/((p+2)*(1<<s));
    UCLK = (rCLKDIVN&8)?(UPLL>>1):UPLL;
}

顶端